[2007-08-03]メールマガジン第2号

━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
STTメールマガジン  2007年8月3日号
発信元 シリコン・テスト・テクノロジーズ株式会社
◇Silicon Test Technologies社
http://www.silicontest.jp/
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
テスト技術略語・ミニ解説集 http://www.silicontest.jp/abbreviations
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━

--- 目次 -----------------------------------------------------------
●【ビジネスニュース】半導体設備投資額,プローブカードTOP5
●【最新技術動向】SEMICON West 2007,DSN
●【図書紹介】STIL
●【チュートリアル連載記事】DFT技術講座(第2回) 岩崎一彦
●【チュートリアル連載記事】故障解析技術講座(第2回) 佐藤康夫
●【経済指標】SEAJ BBレシオ
●【編集後記】


---【ビジネスニュース】 --------------------------------------------
半導体産業新聞2007年7月11日号
半導体産業新聞社による国内IDMの2007年度設備投資額が報告された.国内
13社合計で1兆1045億円である.このうち,東芝3310億円,エルピーダ2100
億円,ソニー1300億円,富士通1000億円,ルネサス700億円,NECエレクトロ
ニクス700億円などとなっている.外国IDM(例えば,2006年インテル6600億
円)と比較すると,少額なようである.詳しくは同新聞を参照されたい.ホ
ームページは以下の通りである.
http://www.semicon-news.co.jp/


---【ビジネスニュース】 --------------------------------------------
半導体産業新聞2007年7月18日号
VLSIリサーチ社による2006年世界プローブカード市場が報告された.同市場
は前年比31%増の11億ドルへ急拡大した.第1位FormFactor, 第2位日本電子
材料,第3位日本マイクロニクス,第4位SV Probe,第5位東京カソード研究
所となっている.詳しくは同新聞を参照されたい.ホームページは以下の通
りである.
http://www.semicon-news.co.jp/


---【最新技術動向】SEMICON West 2007報告 ---------------------------
SEMICON West 2007が7月17~19日(米国時間),米カリフォルニア州サンフラ
ンシスコのMOSCONE CENTERにて開催された.参加者は24169人(前年比9%増)
となった.大手のATEベンダーはTeradyne社を除き,出展していた.

キーノートスピーチから:
AMDのDoug Grose氏が主張したポイントは以下の通り.業界は効率化のため
に相互に協力することが必要である.この10年間でファブコストは2.5倍に
なった.しかし,AMDは過去の仮説をすべて捨てることにし,AMDは自動車業
界の“リーン生産システム”を採用した.これはムダに着目したものである.
AMDの生産コストのうち50%は後工程にかかっている.業界の効率化のため,
コンソーシアムなど,共有の投資から多くのものを学ぶべきである.真の最
適化のためには横断的な業界の協調が重要である.

Panel Session of ATE Industry Execs:
 Semiが主催したATEベンダーのエグゼクティブによるパネルセッションから.
IntelのTest Managerから下記の課題が示された.Intelのfabは8-10年のロ
ードマップを持っている.しかし,テスト工程は2-3年のロードマップしか
ない.ATEベンダーは5-10年の長期プロジェクトに対しても投資し,その中
から一つや二つは業界要求にマッチするプロジェクトを生み出し,その努力
を意味のあるものにすべきであると述べた.

ITRS テストWG:
会期内に行われた会議において,いくつか新たな課題が話し合われた.ロー
ドマップの新たなセクションとして,Handler table, RF roadmap,加えて,
特定用途デバイスへの要求(LCD Driver,イメージセンサ,加速度センサ)
が検討された.IEEE P1687,テストプログラムの自動生成,テストコスト削
減などの可能性についても話し合われた.RFの試験ではソケットが試験の制
限要素になることが示唆された.ハンドラーは消費電力で3つのグループに
分けた,<0.5W,0.5-10W,>10Wである.新しいテスト手法への要求として,
Non-deterministic data,ミクスドシグナルの同測などが追加された.

STDF Data Log Formatの標準化会議:
Ajay Khoche氏(Verigy)が議長を務め,ATEベンダー,半導体ベンダーから
17人が参加した.Fabコストの増大,初期および安定期でも歩留まりの劣化,
新技術導入までの時間増加が解決すべき課題.Inovysから“Managing 
Increased Data Volume”があった.TIからは彼らのData -loggingの課題が
解説され,現在のSTDF仕様では不十分であり,SCANとメモリのfailureを記
録できる標準を策定すべきだとの主張だった.目的は顧客個別のフォーマッ
トを無くし,SCANとメモリのfailure,ウエハとファイナルテストのDataを
統一して扱え,かつ,数百万のfailureを処理できる標準を策定することで
ある.これらの作業は2007年末までに終了させる予定である.詳細は下記の
Webサイトを参照のこと.
http://stdf.bcsweb.com

 STC(Semiconductor Test Consortium)は今年もブースにて活動を広く紹
介していた.今年は新たな標準化活動,「Semiconductor Test Interface 
eXtensions(STIX)」を紹介した.これまでは,「OPENSTAR(R)」と呼ぶ,
モジュール方式のLSIテスター本体にフォーカスした標準化活動を展開して
きた.STIXではさらにその標準化の範囲をテスト工程全体に拡大した.
「STIL」,「Docking & Interface」,「Probe Card」,「University」と
いう4個のWGが活動を始めている.今後,「User Level API」,
「Instrument Abstraction Layer」,「Tooling Abstraction Layer」,
「Asynchronous Test Interface」などのWGも活動を開始する予定とのこと
である.詳細は下記のWebサイトを参照のこと.
http://www.semitest.org/home
(某氏)


---【最新技術動向】DSN報告 -----------------------------------------
去る6月25日から28日まで,英国スコットランドのエジンバラで,第37回
IEEE/IFIPディペンダブルシステムとネットワークに関する国際会議(DSN 
2007)が開催された.本会議は,2000年にFTCSから名称を変更して現在に至
る,フォールトトレランスおよびディペンダビリティに関する世界最高峰の
国際会議である.世界各国から360名(うち日本から27名)が参加し,72本
のレギュラー論文(採択率約23%)からなる24個のセッション,4個の併設ワ
ークショップ等において,活発な発表・議論がなされた.基調講演は計算機
科学の第一人者Tony Hoare教授による"Science and Engineering: A 
Collusion of Cultures".correctnessを重視するscienceと,
dependabilityを重視するengineeringの橋渡しとしてのdomain modelの可能
性が示唆された. 

メイントラックでは,ネットワークや分散システムのディペンダビリティや
モデル化に関する発表が数多く行われる一方,ナノスケール世代のプロセッ
サの信頼性に関する問題点を動機とした高信頼化技術についても様々な発表
があった.また,併設ワークショップWDSN (workshop on dependable and 
secure nanocomputing)では,イリノイ大のJ. H. Patel教授による招待講演や
AMDやTIの発表等,プロセスばらつき,間欠故障やソフトエラーの影響とそ
の対策に関して,テスト技術者に対しても興味深い議論が展開された. 
(新井 雅之)


---【図書紹介】-----------------------------------------------------
Elements of STIL
 Principles and Applications of IEEE Std. 1450

Gregory A. Maston, Tony R. Taylor, Julie N. Villar
Kluwer Academic Publishers, 2003
ISBN 1-4020-7637-1

IEEE標準のテストインタフェース言語であるSTILについて,
言語仕様だけではなく,実際のテストへの適用法に関しても
詳細に説明している.
DFT,テスタ操作,パターン変換に際して必携の一冊である.
日本のアマゾンで購入可(2万円程度)である.

各章の紹介
1 Foundations of STIL
2 STIL Test
3 Signals
4 Timing
5 Patterns
6 Trying It All Together
7 Files and the Include Statement
8 Specifications
9 Partitioning Timing
10 Advanced Timing
11 Procedures and Macros 
12 STIL Scan
13 STIL Levels
14 More Pattern Constructs
15 User Extensions
16 Additional Test Considerations
17 Name Mapping
(新井 雅之)


---【チュートリアル連載記事】 --------------------------------------
■  DFTの基礎知識(第2回)  ■
国際会議の講演数から見た日本のテスト技術力について考える.結論から述
べると,長期低落傾向と言われている日本の半導体産業の中にあって,テス
ト技術はよく頑張っているというのが個人的見解である.私たちは,このテ
スト技術を育て,更に発展させなければならない.

以下に,ITCにおける国別機関別の講演数を示す(無断転載禁止).
http://www.silicontest.jp/mailmagazine/070803/fig1.htm

米国が圧倒的多数を占めるものの,日本は企業・大学を合わせ10件弱を堅持
している.ATEメーカおよび半導体メーカからコンスタントに採録されてい
る.日本の大学はもう少し努力が必要である.図では示されていないが,投
稿件数も,例年,日本は米国に大きく離されているものの,第3位にはちょ
っと差をつけた第2位である.採択率に大きな差はない.余談であるが,米
国内でもテキサス州とカリフォルニア州からの投稿が圧倒的であり,半分く
らいの州からは投稿がない.米国全土がハイテク・ランドというわけではな
い.台湾からは全て大学であり,某有名教授が著者となっている.

デバイスに関する国際会議IEDM,ISSCCでは日本の長期低落が報告されてい
る.設計に関する国際会議DACでは,従来,日本からの講演が非常に少なか
った.しかし,本年のDAC07ではテスト関連論文8件のうち2件が日本からで
あった(本メルマガ前号参照).日本のテスト技術が世界で通用することの
一つの証拠である.ITCにおける日本の論文件数は必ずしも楽観を許すもの
ではないが,国内に有力なATEメーカが複数存在することは,テスト技術の
国際競争力の面で極めて大切なことであり,今後とも維持していかなければ
ならない.

一方で,台湾を始めとするアジア勢の躍進がここでも顕著である.昨年11月
に福岡で開催されたATSにおける国別の件数を以下に示す(無断転載禁止).
http://www.silicontest.jp/mailmagazine/070803/fig2.htm

ここでも,米国が約32%を占めており,日本は21%である.このうち,ITC
でも採択されると思われる論文がかなりあり,レベルの高い国際会議への挑
戦も必要である.台湾から16%の論文が採択されおり,かつてはメモリテス
トが多かったが,ロジックテストに関するものも増えてきた.

本号メールマガジン・ビジネスニュースでも取り上げられている通り,プロ
ーブカードの技術では日本企業が世界的に健闘している.また,SEMICON 
WESTの報告の中にあるように,テストを含む後工程(もっと良いネーミング
にしないと若者が魅力を感じない)のコストと付加価値が高まっている.

繰り返しとなるが,日本のテスト技術はまだまだ相当の高いレベルにあるが,
更なる努力が必要である.この優位性を維持・発展させるようなアクティビ
ティが求められている.
(岩崎 一彦)


---【チュートリアル連載記事】 --------------------------------------
■  故障解析の基礎知識(第2回)  ■
この講座では,故障解析に関するトピックを紹介する.今回は「愉快な犯人
たち」と題して,ソフトウェアによる故障診断で扱う欠陥について考えてみ
よう.

不良動作を起こしている回路には何らかの欠陥がある(注).事件には必ず
犯人がいるのと同じで,故障解析の最終的な目標はこの欠陥を見つけること
にある.順に見ていこう.

《注:最近の微細な半導体製造プロセスでは従来の欠陥とは異なる故障とし
て,パラメトリックな故障が問題になっている.これは所謂,特性的なパラ
メータが変動で設計値を外れた為に起きる故障である.例えば,ゲート長が
太く加工されたためにディレイ値が増大するケースなどが当たる.》

ショート(二人組みによる分身の術):
2つ以上の電位が異なる箇所が異物やリークなどで電気的に接続状態になる.
半導体製造プロセスでは最も多い欠陥と言われている.電源ラインと信号配
線がショートした状態は,電位がハイまたはローと固定されるので,故障診
断では比較的扱い易い.やっかいは信号配線間のショートで,論理的には縁
のないもの同士が隣に住んだばかりにつるんで問題を起こす.異なる電位の
信号が引きあって中間電位となり伝播する.この場合,故障診断はテスタで
観測された論理情報をもとに推理するので,犯人が二人以上いるように見え
る!

オープン(ジキルとハイド,気まぐれな人格):
電気的な結線が,断線または半断線の状態を指す.回路の中や回路間を結ぶ
配線などに発生し,ショートの次に多い結果と言われている.特に最近のCu
(銅)配線プロセスでは,配線の断線や,ボイド(導電材料が空乏の状態)
によるビアの半断線が問題となっている.完全な断線状態では,その先は電
荷の逃げ場が無くなり電位の正常な制御が困難になる.残された電荷の量に
より,電位がハイまたはローと固定される場合や,中間電位となる場合があ
る.特に中間電位の場合は,周囲の配線からの誘導により電位がさまざまに
変化する.まさにジキルとハイド状態,予測は困難である!半断線は,ディ
レイに見える場合や,トンネリング効果で一見正常に導通していると見える
が,低温になると配線材料の収縮のため断線状態が悪化し故障となる場合も
知られている.

《余談》ビザンチン将軍の問題(勝手に振舞う仲間たち):
回路間の信号線が故障している場合,その信号が複数のファンアウト(その
信号の入力回路)を持つ場合が多い.ショートやオープンの故障では,中間
電位を持つことが多いため,ファンアウト先の各入力回路における論理閾値
の違い等により,正常値と見なされるか,誤り値と見なされるかが分かれる.
故障診断にとっては,正直者と嘘つきが入り混じった中で犯人を捜すような
もので,問題をとても難しくする.これは情報理論等で有名な「ビザンチン
将軍の問題」になぞらえている.ビザンチン帝国(東ローマ帝国 395-1453)
の複数の将軍たちが,ひとつの城を攻めようとしている.攻めるか引くか全
員の一途をみないと勝てない.各将軍は正直者も裏切り者もいる中で,正し
いひとつの判断を得る問題である.
(佐藤 康夫)

---【経済指標】: --------------------------------------------------
SEAJ BBレシオ 6月度:1.02
半導体製造装置協会から転載
http://www.seaj.or.jp


編集後記--------------------------------
ロゴの由来:
弊社のロゴは,半導体には欠かせない元素である珪素を「原子核」と4個の
「価電子」によって表現し,それを虫眼鏡で覗く(テストする)イメージに
なります.原子数個レベルの世界に突入する半導体業界と,そのテストに挑
戦する弊社の意気込みをシンプルに表現できていると思っております.
(市野 憲一)


◇◆当サービスのご利用に当たって◆◇--------------------------------
★このメールは送信専用メール・アドレスから配信されています.
◇このままご返信いただいてもお答えできませんので下記にご連絡下さい.
★メールマガジン申込:subscribe@silicontest.jp
★メールマガジン停止:unsubscribe@silicontest.jp
★メールマガジン全般:editor@silicontest.jp
--------------------------------------------------------------------
Copyright(C) Silicon Test Technologies社,2007
掲載記事の無断転載を禁じます.

お知り合いの方への転送・紹介は自由です
--------------------------------------------------------------------
			
会社概要-ACCESS-ご意見・ご要望