[2007-12-20]メールマガジン第8号

━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
STTメールマガジン  2007年12月20日号
発信元 シリコン・テスト・テクノロジーズ株式会社
http://www.silicontest.jp/ 
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
事務所を移転しました http://www.silicontest.jp/about/071217.pdf
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━

--------------------------------------------------------------------
CRAY1外観:http://www.silicontest.jp/museum/
”世界で最も高価な椅子”と呼ばれた.

Computer History Museum所蔵:http://www.computerhistory.org/
--------------------------------------------------------------------

--- 目次 -----------------------------------------------------------
●【ビジネスニュース】半導体07上半期業績
●【最新技術動向】セミコン・ジャパン
●【製品紹介】セミコン・ジャパン:アドバンテスト社
●【最新技術動向】DC研究会
●【チュートリアル連載記事】DFT技術講座(第5回)岩崎一彦
●【経済指標】SEAJ BBレシオ
●【編集後記】


---【ビジネスニュース】半導体07上半期業績 --------------------------
半導体産業新聞2007年12月12日号
半導体産業新聞は,日本半導体製造大手13社の07年上半期の生産額/営業損
益実績と07年度通年見通しを集計した.合計による半導体生産額は前年比
12.2%増の3兆3242億円である.通期では5%程度の見通しを得ている.東芝は
国内首位を維持し,ソニーとNECエレは黒字へ転化した.詳しくは同新聞を
参照されたい.ホームページは以下の通りである.
http://www.semicon-news.co.jp/ 


---【最新技術動向】セミコン・ジャパン  -----------------------------
世界最大の半導体製造装置・部品材料展示会であるセミコン・ジャパンが12
月5日から7日の3日間,幕張メッセの国際展示場で開催された.主催者発表
によれば,1500社を超える出展があり,3日間の延べ来場者数は昨年を上回
る約11万人となった.
http://www.semiconjapan.org/SCJAPAN2007-JP/index.htm

隣接する国際会議場では,展示会の開催にあわせ,9個のセッションからな
るシンポジウム(STS: SEMI Technology Symposium)が開催された.6日に開
催されたセッション6では,”拡大するテスト技術 - 品質への挑戦-”をテ
ーマに,下記のような11件の発表が行われた.

・テスト技術に関するロードマップ
・マルチサイトテストに向けたテスト圧縮とRPCT(reduced pin count test)
の併用
・狭ピッチLCDドライバのショート検出
・CMOSイメージセンサのマルチサイトテスト
・シグナルインテグリティを考慮したテスト
・パラメトリックテストの並列化
・高速信号のタイミングジッタ測定法
・高速デバイステストにおける治工具の伝送特性評価
・テストシステム全体の伝送シミュレーション
・量産に向けたオンラインでの欠陥位置特定
・故障解析のためのナビゲーションシステム

微細化,高速化が進む半導体デバイスを高品質かつ低価格にテストするため
の取組みについて,活発な議論がなされた.

http://www.semiconjapan.org/SCJAPAN2007-JP/ProgramsandEvents/STS/CTR
_011714?parent=yes&parentId=89
(新井雅之) ---【製品紹介】セミコン・ジャパン アドバンテスト社 ---------------- アドバンテストは「AT the Core of Testing」をテーマにSemicon Japanに て多様なテスト・ソリューションを展示いたしました.それらの中から,い くつかご紹介させていただきます. ・RFソリューション:12GWSGAモジュール +T2000 ターゲットはマルチバンド・セルラやマルチポートMIMOシステム (WiFi/WiMAX)などであり,32RFポートに対応しています.12GHzまでの変調 波を扱うことが可能であり,高速セットリング・シンセサイザにより,高ス ループット測定を実現しています. ・ハイスピードI/Fソリューション:6.5Gモジュール +T2000 ターゲットはPCI EXPRESSやSATA等の高速インターフェイスであり,高速イ ンタフェースに特有なEmbedded ClockやSource Synchronous試験機能をもち ます.また,異なる動作周波数のインターフェースを同時に試験するための マルチ・タイム・ドメイン機能によりフレキシブルな試験を可能にしていま す. ・エンジニアリング・ソリューション:T2000 GSMF エンジニアリング・ユースを意識したコンパクトなシステムです. Audio,Baseband,Video,RFおよびAnalog DCなど多様なMIXEDモジュールを搭 載可能です.SoCテスタで培った豊富な評価&デバック環境・ツール群を用 意しています. ・Flashトータルソリューション:T5781+M6241 768個同測と,MCP対応高速試験機能(266MHz)を実現しました.アドバンテ スト製プローブカードとの組み合わせにより,高性能かつ多数個取りを実現 しました. ・LCDドライバソリューション:T6373 次世代型高階調LCDドライバの多機能試験を実現しました.高速インターフ ェースにも対応しています. (アドバンテスト 古川氏 談) -------------------------------------------------------------------- *製品・サービス紹介記事を掲載致します.下記までお問合わせください. editor@silicontest.jp -------------------------------------------------------------------- ---【最新技術動向】DC研究会 ---------------------------------------- 12月7日,下関勤労福祉会館において,電子情報通信学会ディペンダブルコ ンピューティング研究会が開催された.12月の研究会は例年”安全性および 一般”をテーマにしており,本年は鉄道システムや遠隔システム,分散制御 システム等の安全性に関する7件の発表が行われた. ”分散制御システムへの系再構成機能の適用手法”と題した日本大学の発表 では,正常なマイクロコントローラの計算資源余裕を利用して,予備系を用 いずに故障したマイクロコントローラの機能を代行させる手法について示さ れた. ”鉄道信号分野における国内技術と国際規格”と題した鉄道総研他の発表で は,鉄道の安全に関する国際規格において,実績のある国内技術を盛り込ま せるための困難さと重要性について紹介された.テスト業界においても,国 内外での競争力を高めるため,国際規格化を念頭に置いた技術開発が重要な のではと感じた. (新井雅之) ---【チュートリアル連載記事】 -------------------------------------- ■  DFTの基礎知識(第5回)  ■ 佐藤康夫さんと交代で連載講座に登板することになり,少し間が空いてしま った.前回はスキャン・チェインの基本的な動作を説明した.今回はスキャ ン・テストに要する時間(言い換えればコスト)とその削減の一手法につい て説明する.まず,L個のスキャン・セルから成る1本のスキャン・チェイン を考える.これを図1に示す. http://www.silicontest.jp/mailmagazine/071220/fig1.htm 被テスト回路(CUT)に加えるテスト・ベクトルの個数をVと表すことにする. また,スキャン動作のクロック・サイクルをs秒とする. 縮退故障のテストにおいては,図1に示すように,最初のテスト・ベクトル をスキャン・インした後,通常動作を実行する.続いて,最初のテスト応答 をスキャン・アウトすると同時に2番目のテスト・ベクトルをスキャン・イ ンする.以下,同様の動作を合計V回繰り返す.最後にテスト応答をスキャ ン・アウトする. 長さLのスキャン・チェインに対しシフト動作を(V+1)回,通常動作をV回実 行するので,テスト時間Tは次式で表される. テスト時間T = {(V+1)*L + V}*s テスト時間Tを短くすることは,ATEの利用時間短縮に直結し,重要なコスト・ ダウン手段である.テスト・ベクトル個数V,スキャン・チェイン長L,クロ ック・サイクルsをそれぞれ短くすることが望ましい. 技術者として,どこを攻めれば最も効果的であろうか? テスト・ベクトル数Vを減らすことは,故障カバレージ低下を招く恐れがあ る.故障カバレージを維持したままVを減らすことは,ツールの性能に依存 する.つまり,あまり腕の見せ所とは言えない. クロック・サイクルsはデバイスの性能,あるいはCUTの消費電力の制約から 決まってくるので,技術者の技量を発揮しにくい. スキャン・チェイン長Lの低減はどうであろうか?スキャンの本数を2本に分 割すれば,テスト時間Tは半減する.これは効果が大きい.スキャンの本数 は技術者の想いのまま増やせるわけでないが,ATEの機能と相談しながら設 計することになる. 少ないスキャン・ピンを用いて多くのスキャン・チェインを実現する方法は あるのだろうか?一つの手法は,図2に示される方法であり,イリノイ・ス キャンと呼ばれている.簡単に言えば,テスト入力をコピーして2本のスキ ャン・チェインに配っている. http://www.silicontest.jp/mailmagazine/071220/fig2.htm このとき,スキャンチェイン長はL/2なので,テスト時間Tは次の式で表され る. テスト時間T = {(V+1)*L/2 + V}*s ATPGベクトルには0でも1でも構わないドントケア・ビットdが極めて多く含 まれている.このため,例えば2本のスキャン・チェインの特定の時刻にお けるテスト・パターンは,ほとんど(d, d),(d, 0/1)または(0/1, d)であり, (0, 1)および(1, 0)となる確率はきわめて低い.よって,コピーであっても 故障カバレージの低下にはつながりにくい.実際には,無視できるわけでは なく,同じ故障カバレージを達成するテスト・ベクトル数Vはより大きくな る. イリノイ大学のPatel教授がこの手法を考案し,イリノイ・スキャンと呼ば れるようになった.しかし,台湾の某教授によると,彼の方がより早く提案 したとのことである.誰が一番乗りであったかに関しては,証拠を基にした 歴史家の検証が必要である. 通常,スキャンFFの出力Qは,マルチプレクサを通して次段のスキャンFFのD 入力に接続される.スタンフォード大学のMitra先生は,ITC2007において, 反転出力を次段のスキャンFFへ接続する手法を提案し,これをカリフォルニ ア・スキャンと名付けた.さて,効果の程は? ジャパニーズ・スキャンの登場も待たれる. (岩崎一彦) ---【経済指標】----------------------------------------------------- SEAJ BBレシオ 11月度 0.87 半導体製造装置協会から転載 http://www.seaj.or.jp/ 編集後記 ----------------------------------------------------------- 廣瀬ビルは築40年以上が経過し,消防法や耐震強度等を考慮して建替えるそ うです.これに伴い,事務所を移転しました.銀座線末広町駅から徒歩数分 です.是非,お立ち寄りください. (岩崎一彦) ◇◆当サービスのご利用に当たって◆◇-------------------------------- ★このメールは送信専用メール・アドレスから配信されています. ◇このままご返信いただいてもお答えできませんので下記にご連絡 下さい. ★メールマガジン申込:subscribe@silicontest.jp ★メールマガジン停止:unsubscribe@silicontest.jp ★メールマガジン全般:editor@silicontest.jp -------------------------------------------------------------------- Copyright(C) Silicon Test Technologies社,2007 掲載記事の無断転載を禁じます. お知り合いの方への転送・紹介は自由です --------------------------------------------------------------------
会社概要-ACCESS-ご意見・ご要望