[2008-01-29]メールマガジン第9号

━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
STTメールマガジン  2008年1月29日号
発信元 シリコン・テスト・テクノロジーズ株式会社
http://www.silicontest.jp/
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
テスト技術略語・ミニ解説集 http://www.silicontest.jp/abbreviations
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━

--------------------------------------------------------------------
ARPANET:http://www.silicontest.jp/museum/
インターネットの黎明期,1978年のネット接続.
Computer History Museum:http://www.computerhistory.org/
--------------------------------------------------------------------

--- 目次 -----------------------------------------------------------
●【ビジネスニュース】半導体07ランキング,製造装置市況
●【最新技術動向】FTC,ASPDAC,EDS fair
●【チュートリアル連載記事】DFT技術講座(第6回)岩崎一彦
●【チュートリアル連載記事】故障解析技術講座(第6回)佐藤康夫
●【経済指標】SEAJ BBレシオ
●【編集後記】


---【ビジネスニュース】半導体07ランキング --------------------------
半導体産業新聞2008年1月9日号
ガートナー社による世界半導体メーカランキングが掲載された.トップはイ
ンテル社である.日本勢では東芝(6位→3位),ルネサス(8位→8位),
NECエレクトロニクス(12位→10位)と健闘しており,今後が期待される.
詳しくは同新聞を参照されたい.ホームページは以下の通りである.
http://www.semicon-news.co.jp/
参考:http://www.gartner.co.jp/
参考:http://www.isuppli.co.jp/


---【ビジネスニュース】2008年製造装置市況 --------------------------
半導体産業新聞2008年1月9日号
2008年の半導体製造装置市況の見込みが示されている.前工程装置は1桁程
度のマイナス成長を予測しているが,テスタでは7%程度の成長を予測してい
る.SEMIおよびSEAJが発表しているBBレシオを参考にしている.詳しくは同
新聞を参照されたい.ホームページは以下の通りである.
http://www.semicon-news.co.jp/
SEAJ BBレシオ月次経過:
http://www.silicontest.jp/mailmagazine/080129/fig1.htm


---【最新技術動向】FTC研究会 ---------------------------------------
第58回Fault Tolerant Computing (FTC)研究会が,2008年1月10日から12日
まで,長崎県雲仙市のウェルハートピア雲仙小浜で開催された.67名が参加
し,テストコスト,ATPG,信頼性,遅延故障テスト,高位テスト,回路構成
&品質テスト,品質テストの各セッションにおいて計14件の発表が行われた.

11日の午後には,インダストリアルセッションとして,DFTの現状と課題に
ついて企業からの発表が行われた.発表内容は以下のとおりである.
・ロジックを中心に(NECエレクトロニクス)
・メモリを中心に(ルネサステクノロジ)
・ディレイ故障に対する故障診断技術の現状と課題(STARC)
・ロードマップから(日立製作所)

会場の写真: 
http://www.silicontest.jp/mailmagazine/080129/FTCpic.htm

(新井雅之)


---【最新技術動向】ASPDAC ----------------------------------------
13th ASP-DAC 2008は,2008年1月21日(月)~1月24日(木)まで,韓国のソウ
ルにあるCOEXで開催された.投稿数は約350件,採択率は28%(ショートペー
パー含めて35%)であった.参加者は約400名であった.

テスト関係のトピックとしては,2つのセッションが開催され,合計10発表
行われた.発表内容のトピックとしては,ソフトエラー,スキャンチェーン
配線,故障診断用設計,テストデータ圧縮,順序回路のテスト生成における
効率化手法,低消費論理回路BIST, シフト/キャプチャ時の低消費電力化,
ノイズを考慮したテスト生成,順序回路用のテストベクタからの類似ベクタ
生成方法,故障シミュレーションの高速化に関して発表が行われた.

今回のテスト関連のセッションにおいて,もっとも聴講者が多かった論文
("Soft Error Rate Reduction Using Redundancy Addition and Removal," 
Kai-Chiang Wu, Diana Marculescu (Carnegie Mellon Univ., United 
States)) を紹介する.

本発表は組み合わせ回路におけるソフトエラー(瞬時に発生する単一故障)が
影響する確率を削減するテスト容易化設計方法である.対策方法として,冗
長な回路を付加/削除することによって,ソフトエラーが外部出力またはFF
で観測する確率を下げようとするものである.組み合わせ回路に対する実験
結果は,平均10%の回路付加で,ソフトエラーレートを70%程度削減を達成し
ている.会場からの質疑でも問われていたが,ソフトエラーレートの対策と
して,70%下げることは十分であるかということである.ソフトエラーに対
して,どのようなスタンスで取り組むかが,今後の共通課題であろう.
(九州大学 吉村正義)

関連用語:SEE, SEU, SEL, SEB
略語集参照.http://www.silicontest.jp/abbreviations/S.htm


---【最新技術動向】EDSfair2008 -------------------------------------
1月24日(木),25日(金)の両日,パシフィコ横浜にてEDSfair2008(主催
JEITA)が開催された.初日および2日目の来場者数はそれぞれ,4604名,
5827名と発表され,合計1万人を越える盛況振りであった.出展社数は約170
社であり,熱心な情報交換がおこなわれた.会場が広くなったので,ゆった
りと情報収集が可能であった.
http://www.edsfair.com/

最も広いスペースを占めていた会社は,ケイデンス社,メンター社,シノプ
シス社であり,それぞれ離れてレイアウトされていた.その次に広いブース
を使用していた会社は半導体理工学研究センター他であった.

JEVeC(日本EDAベンチャー連絡会)ビレッジには,合計10件の出展があった.
新興ベンダーエリアには米国企業を中心に27社が出展していた.

ユニバーシティ・プラザには21件のポスターが展示された.いくつかのタイ
トルを紹介すると下記の通りである.
・VLSIにおける新しい故障モデルに基づく故障検査法の開発(愛媛大)
・システムLSIの低消費電力テスト技術(九工大)
・高速パターンマッチング回路の合成とその応用に関する研究開発(九工大)
・メモリを活用した回路実現について(明治大)

25日には“今さら聞けないことがわかる!リターンズ”と題し,次の3件の
特別ステージが企画された.

・今さら聞けないローパワー
  司会:井上善雄(ルネサス)
  講師:石原亨(九州大),武内良祐(三菱電機),北原健(東芝),

・早分かりシステム設計-今さら聞けない5つのポイント
  司会:柏木治久(STARC)
  聞き手:牛島真由美(エッチ・ディー・ラボ),講師:近藤洋(同) 

・今さら聞けないDFT
  司会:相京隆(STARC)
  聞き手:岩本尚美(富士通),講師:岩崎一彦(首都大)

上記のいずれも200席のイスが満席となり,急遽イスを追加したものの,立
見も多数出る程の盛況であった.当日使用したスライド原稿は,後日,WEB
で公開される.
http://www.edsfair.com/special/stage.html

(岩崎一彦)


---【チュートリアル連載記事】 --------------------------------------
■  DFTの基礎知識(第6回)  ■
今回はスキャン設計において気を付けることに触れる.

前回までに,スキャン設計とは内部のフリップ・フロップに所望の値を外部
から入力し,現在のフリップ・フロップの値を外部に読み出す方法であるこ
とを説明した.テスト対象回路(CUT: Circuit Under Test)の可制御性と
可観測性が向上し,テスト時間が短くなる利点がある.一方で,面積増加や
遅延増加といった欠点もある.利点と欠点を比べてみると,少々の面積増加
を伴ってもテスト時間を短縮する利点が勝っており,現在広く使われている.

通常の回路をスキャン回路に変換するためには,EDAベンダからのツール
(ソフトウェア)を利用することになる.回路記述をツールに入力するだけ
でよいのだろうか?必ずしも簡単に適用できないこともある.以下にスキャ
ン設計で気を付けることを示す.

EDSfair2008“今さら聞けないDFT”において,スキャン設計において気を付
けることとして,司会者から以下の指摘があった.

・全てのスキャン・フリップフロップに同一クロックを入力すること
・スキャン中にはセット/リセット信号をネゲートすること
・組合せ回路でループを作らないこと
・バス競合をおこさないこと
・RAM等にラッパを挿入すること

少し以前に出版された某教科書には,以下のルールが示されている.

・フリップフロップとしてDFFだけを用いること
・テスト時に少なくとも1本は外部ピンを利用できること
・全てのフリップフロップのクロックを外部から入力できること
・フリップフロップのデータ入力にクロックを接続しないこと

また,最近のSoCではコア・ベースの設計がおこなわれており,モジュール
毎にクロックが異なることがある.異なるクロック・ドメインにまたがるス
キャン・チェインの構成については,それに合わせたテスト設計が必要とな
る.別の機会に述べたいと思う.
(岩崎一彦)


---【チュートリアル連載記事】 --------------------------------------
■  故障解析の基礎知識(第6回)  ■
故障解析の基礎知識ということで過去5回連載してきた.今回はいよいよ解
析装置による故障位置特定へ入っていくが,その前に前回からだいぶ間が空
いてしまったので,過去のテーマをざっと振り返ってみよう.

第1回(7月6日号):LSIの故障解析には故障診断,故障位置特定,物理解析
の工程があることを紹介した.
http://www.silicontest.jp/mailmagazine/070706.htm#tutorial_DIAG1

第2回(8月3日号):ソフトウェアによる故障診断で扱う代表的な欠陥の振
舞いを紹介した.
http://www.silicontest.jp/mailmagazine/070803.htm#tutorial_DIAG2

第3回(9月7日号):欠陥をソフトウェアで扱う方法,すなわち「故障モデ
ル」について紹介した.
http://www.silicontest.jp/mailmagazine/070907.htm#tutorial_DIAG3

第4回(10月12日号):「故障モデル」を故障診断のソフトウェアでどう扱
うかの基本原理を紹介した.
http://www.silicontest.jp/mailmagazine/071012.htm#tutorial_DIAG4

第5回(11月26日号):故障診断の結果の見方について故障候補として挙げ
られた故障の動作が実際のテスタで観測された動作とどれだけ一致するかで
評価できることを示した.
http://www.silicontest.jp/mailmagazine/071126.htm#tutorial_DIAG5

第2回から第5回までソフトウェアによる故障診断について概観してきたこと
になるが,多少なりともイメージを掴んでいただけただろうか? 細かいア
ルゴリズムは気にすることはない,要は何が入力で,何が出力かをしっかり
把握することが重要だ.たとえば論理的な情報しか入力していない故障診断
に対しては,論理的に等価な何本ものネットが指摘されることもある,絞り
込んだ故障候補のネットが長いと言ってもどうしようもない.まずレイアウ
ト情報を入力することが出発点だ.

またツールを実行すると,故障候補位置の情報と点数付けが出てくるものが
多いが,その点数の意味も考えてみるとよい.100点以外はソフトウェアで
想定した「故障モデル」と実際の故障動作の間になんらかの相違があること
を示している.1番上位の候補と2番目以降の候補に点数の差が少ない時,あ
るいは点数が低い時は最上位の指摘が実際の故障候補と限らないことも多々
ありえる.また点数付けも天気予報の確率予想のようなはっきりした統計的
意味を持たないと思われる(天気予報も外れると,たまたま統計的に外れた
時の確率に遭遇したと言われても,納得しがたいものがあるが...).

これらを良く理解した上でソフトウェアを用いて故障候補を絞り込み,解析
装置による故障位置特定に進むことになる(注意事項をよく読んでください,
という言葉は責任逃れとして世の中で用いられる例も多いかも知れないがご
容赦を).

<以下次号(2月20日頃)に続く>
(佐藤康夫)


---【経済指標】-----------------------------------------------------
SEAJ BBレシオ 12月度 0.99
半導体製造装置協会から転載:http://www.seaj.or.jp/
月次経過:http://www.silicontest.jp/mailmagazine/080129/fig1.htm

編集後記 -----------------------------------------------------------
あけましておめでとうございます.
弊社もどうにか2期目を迎えることができました.本年もどうぞよろしくお
願い申し上げます.
(新井雅之)


◇◆当サービスのご利用に当たって◆◇--------------------------------
★このメールは送信専用メール・アドレスから配信されています.
◇このままご返信いただいてもお答えできませんので下記にご連絡 下さい.
★メールマガジン申込:subscribe@silicontest.jp
★メールマガジン停止:unsubscribe@silicontest.jp
★メールマガジン全般:editor@silicontest.jp
--------------------------------------------------------------------
Copyright(C) Silicon Test Technologies社,2007
掲載記事の無断転載を禁じます.

お知り合いの方への転送・紹介は自由です
--------------------------------------------------------------------






			
会社概要-ACCESS-ご意見・ご要望