[2009-03-30]メールマガジン第23号


━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
月刊ディペンダビリティ&テスト(D&T)ニュース  2009年3月30日号
発信元 シリコン・テスト・テクノロジーズ株式会社
http://www.silicontest.jp/
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
テスト技術略語・ミニ解説集 http://www.silicontest.jp/abbreviations
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━

--- 目次 -----------------------------------------------------------
●【ビジネスニュース】日本銀行
●【最新技術動向】東京都セミナ,電子情報通信学会総合大会
●【チュートリアル連載記事】ディペンダビリティ講座(第2回)福本聡
●【チュートリアル連載記事】DFT技術講座(第15回)岩崎一彦
●【経済指標】SEAJ BBレシオ
●【編集後記】


---【ビジネスニュース】日本銀行 ------------------------------------
http://www.boj.or.jp/
日本銀行幹部の発言要旨,金融政策,調査・研究,統計情報,振り込め詐欺,
無担保コールレート等が提供されている.新着情報配信サービスに登録する
と,最新情報の一覧が毎営業日送られてくる.


---【最新技術動向】東京都セミナ ------------------------------------

2009年2月13日(金),東京都産業技術研究センターにて,下記をテーマと
した情報交換会が開催された.

「半導体による製品の競争力の強化(事例に学ぶ)」

13:30「主催者あいさつ」
東京都立産業技術研究センター・吉田裕道氏

13:40「パワーエレクトロニクス分野での競争力向上と半導体の力」
首都大学教授・清水敏久氏

14:20「自家製ICの開発と設計-フルデジタルスピーカーを実例に-」
(株)Trigence Semiconductor・取締役・岡村淳一氏

15:00「ASIC/FPGAによる組込みシステムの競争力向上と人材育成」
(株)ゼネティック システム技術者育成センター・清尾克彦氏

16:00「FPGAによるASIC化」
東京都立産業技術研究センター・坂巻佳壽美氏

16:40「東京都の中小企業支援策について」
東京都産業労働局商工部・創業支援課長・恒藤晃氏

17:00「情報交換会」各講師

参加者数は,主催関係者を含めると約50名であった.そのうち約半数は
FPGA/ASICのユーザであり,CADベンダからの参加も見られた.

主催者からのあいさつの中で,下記のように新産業拠点を設ける計画につい
て説明があった.
区部:臨海副都心青海,23年度中に移転
多摩:昭島市,21年度開設

プログラム最後の「情報交換会」はパネル形式であり,様々な意見交換をす
ることができた.その一部を紹介する.

・公的機関の役割として下記があげられる
大学と企業の橋渡し
人材育成
情報交換,技術課題解決の場の提供(例えばレガシプロセス・ファブ情報)

・アプリケーション(家電,自動車等)に特化し,FPGAからASIC設計への支
援が現実的ではないか

東京都創業支援課恒藤課長からは次のような説明があった.
“東京都の産業構造に合わせて,エレクトロニクス産業の支援を強化する方
向で検討したいと考えている.この情報交換会が良いきっかけになることを
期待している.”

次回の開催は現在検討中であり,日程等が決まればお知らせしたいとのこと
である.

各機関のWEBサイトおよびプログラムは下記の通りである.
東京都産業技術研究センター:http://www.iri-tokyo.jp/
プログラム:http://www.iri-tokyo.jp/course/sp-ele.html
首都大学東京:http://www.tmu.ac.jp/
Trigence Semiconductor:http://www.trigence.co.jp/
ゼネティック:http://www.genetec.co.jp/
東京都産業労働局:http://www.sangyo-rodo.metro.tokyo.jp/
(某)


---【最新技術動向】電子情報通信学会総合大会 ------------------------
http://www.ieice.org/
http://www.toyoag.co.jp/ieice/G_top/g_top.html

2009年3月17日から20日まで,愛媛大学において電子情報通信学会総合大会
が開催された.初日の17日にはディペンダブルコンピューティングのセッシ
ョンがあり,フォールトトレラントミドルウェアやHDDの耐障害性強化など
に関する話題の他,LSIのテストに関する話題に対して計20件の発表が行わ
れた.

18日の午後には,VLSI設計技術専門委員会の主催による"ディペンダブル
VLSIに向けて"と題したシンポジウムが開催された.本シンポジウムは,科
学技術振興機構CREST事業ディペンダブルVLSI領域に関して開催されたもの
で,本領域のアドバイザである日立製作所の矢野和男氏,研究総括であるリ
ガクの浅井彰二郎氏の講演に引き続き,各研究課題に関する下記の講演があ
った.

・ディペンダブルVLSI プラットフォームへの挑戦 (京大 小野寺秀俊教授)
・超ディペンダブルVLSI への挑戦 (東大 坂井修一教授)
・ディペンダブルワイヤレスシステム・デバイスへの挑戦 (東北大 坪内和
夫教授)
・ディペンダブルVLSI 設計技術への挑戦 (九大 松永裕介准教授)
・フィールド高信頼化への挑戦 (九工大 梶原誠司教授)
・ディペンダブルメモリへの挑戦 (神戸大 吉本雅彦教授)
・ディペンダブルNOC への挑戦 (NII 米田友洋教授)

依頼シンポジュームAI-1
http://www.toyoag.co.jp/ieice/G_top/pro/kikaku.html#1


(新井雅之)


---【チュートリアル連載記事】 --------------------------------------
■ ディペンダビリティ講座(第2回) ■
前回は,電子部品やシステムなどのアイテムが故障するかしないかは,例え
ば,単位時間ごとに神様がサイコロを振って決めていると考えればよいとい
う話をしました.そしてアイテムの寿命はそのサイコロの1の目の出る確率
 p(= 1/6 とは限らない),すなわち故障率によって確率的に記述できるこ
とを述べました.

さて,通常このアイテムの故障率 p は常に一定ではなく,時間とともに変
化すると考えられることも既に述べました.そうであれば,故障率は時間 
k の関数 p(k) として表すのが妥当でしょう.多くのアイテムでは,故障率
 p(k) は時間経過と共に以下のような曲線を描くとされています.この曲線,
左右両側が斜めに持ち上がっていて西洋式の浴槽を連想させるところから,
バスタブ曲線(bath-tub curve)と呼ばれます.

バスタブ曲線の例
http://www.silicontest.jp/mailmagazine/090330/fig3.htm

上の例を具体的に見ると,アイテムが稼働開始して1日目の故障率は 0.003,
2日目は 0.002,3日目は 0.001と減少してゆき,4日目以降は同じ故障率
 0.001 が長期間続き,100日目以降で故障率が増加に転じています.このよ
うに,はじめの故障率が低下する期間を初期故障期,それに続く故障率一定
の期間を偶発故障期,最後の故障率が増加する時期を摩耗故障期と呼びます.

初期故障期は,アイテムのエイジング不足や運用初期に発現する故障の存在
などによって故障率が比較的高い時期です.偶発故障期は,故障率が時間に
対して一定と見なせる時期,つまり神様の振るサイコロが毎日同じと考えら
れる時期です.この時期は比較的アイテムの動作が安定していて,故障率は
曲線の最も低い値,すなわちバスタブの底の値をとっています.摩耗故障期
は,アイテムの物理的寿命が尽きる時期と考えられますが,現在の半導体や
情報通信システムなどではこの期間に達するまでにアイテムとしての使命を
終えるものが多いでしょう.初期故障期,偶発故障期,摩耗故障期における
各故障率は,それらの変化の様子からそれぞれ DFR(decreasing failure 
rate), CFR(constant failure rate), IFR(increasing failure rate) と呼
ばれます.

それでは次に,上記の時間経過と共に故障率が変化する例を使って,アイテ
ムの寿命を表す離散時間分布を記述してみましょう.1日目(他の時間単位
でも可)に故障が発生する確率
f(1) は,明らかに

  f(1) = 0.003

です.2日目にはじめて故障が発生する確率 f(2) は,

  f(2) = (1 - 0.003) * 0.002

です.3日目から99日目までのあいだの k 日目にはじめて故障が発生する
確率は

  f(k) = (1 - 0.003) * (1 - 0.002) * (1 - 0.001)^(k-3) * 0.001

となります.さらに,100日目にはじめて故障が発生する確率は

  f(100) = (1 - 0.003) * (1 - 0.002) * (1 - 0.001)^(97) * 0.002

であり,同様に 101 日目にはじめて故障が発生する確率は

  f(101) = (1 - 0.003) * (1 - 0.002) * (1 - 0.001)^(97) * (1 - 
0.002) * 0.003

のようにして算出できます.これがこのアイテムの寿命という確率変数が従
う確率関数です.また,時刻 kまでの時刻で故障している確率,すなわち累
積分布関数 F(k) は

  F(k) = f(1) + f(2) + ... + f(k)

で算出されます.

このように,時間に依存する故障率を持つアイテムの寿命を数理的に記述し
ようとすると,場合分けが必要となったりして,必ずしも綺麗な数式が得ら
れません.ディペンダビリティを定量的に見積もるためには,数学的に取り
扱い易い形の確率関数や累積分布関数を得られれば好都合です.しかし,そ
のためには,アイテムの故障率自体が数学的にシンプルな関数でなければな
りません.例えば,前回述べたように,故障率が常に一定値(定数)なら確
率関数は簡単な幾何分布となります.

<以下,次回に続く>
(福本 聡)


---【チュートリアル連載記事】 --------------------------------------
■  DFT技術講座(第14回)  ■

今月はテストパターン生成に関する技術の流れを説明する.年表を以下に示
す.
http://www.silicontest.jp/mailmagazine/090330/fig2.htm

1966年,J. P. Roth(IBM)によって,初めてテスト生成アルゴリズムが考
案された.東京オリンピックの2年後であり,最初のマイクロプロセッサ
4004(1971年)よりさらに以前のことであった.このアルゴリズムは
D-algorithmと呼ばれた.

D-algorithmは,検出可能な故障があれば必ずそのテストパターンを求める
ことができる.同時に,探索が終了したテストパターンが存在しなければそ
の故障は冗長故障と判断することができる.この意味で画期的であった.冗
長故障についてはD&Tニュース21号を参照されたい.
http://www.silicontest.jp/mailmagazine/090129.htm

しかしながら,D-algorithmは実行時間の面で問題があった.すなわち,回
路内部のノードで,値を割り当てるためのバックトラックが大量に発生する
ので長大な時間を必要とした.

1975年,O. H. Ibarraらによって,テスト生成の問題がNP完全であることが
理論的に証明された.これによって,問題に特有のヒューリスティックを用
いて現実的なアルゴリズムを考案するという流れが決定付けられた.半導体
集積度の向上とともに,テスト生成アルゴリズムの高速化がより強く求めら
れるようになった.

1981年,P. GoelによってPODEM(Path Oriented Decision Making)と呼ば
れるアルゴリズムが提案された.8086(1978年),68000(1979年)の少し
後のことであった.PODEMではバックトラックの発生を回路の入力部分に限
定することにより,探索時間を短縮した.

1983年,藤原秀雄(現奈良先端科学技術大学院大学教授)らによって,FAN
(FAN-out oriented test generation)アルゴリズムが提案された.この手
法では,回路の分岐点に着目してバックトラックを削減することにより高速
化を達成した.

更に1988年,M. H. ShultzらによってSOCRATESと呼ばれるアルゴリズムが提
案された.80486(1989年)の頃である.この高速アルゴリズムによって,
ISCAS85ベンチマークに含まれる冗長故障を完全に見つけることができた.

2000年代になると,回路の微細化に伴う遅延故障が問題となってきた.すな
わち,素子のバラツキや不完全なビア/コンタクト等々の欠陥が,遅延故障
という現象として現れる(シワ寄せが来る)ようになったためである.パス
遅延故障やスモール遅延故障の検出が課題となり,国内の技術者による貢献
も多い分野である.遷移遅延故障,ゲート遅延故障,パス遅延故障の意味に
ついては弊社WEB用語集にも説明が掲載されている.
http://www.silicontest.jp/abbreviations/

2009年開催のVTS(VLSI Test Symposium)においても,下記のように遅延故
障に関する関心が相変わらず高い.セル間のインターコネクト故障やセル内
の微小な欠陥に関する研究も報告されている.
http://www.tttc-vts.org/public_html/new/2009/

Session 1B: Fault Models
Session 2B: Delay Fault Testing I
Session 3B: Delay Fault Testing II
Session 5B: Delay Fault Testing and Signal Integrity

当面は,より微小な欠陥をより詳細に検出することにエネルギーを使うこと
になると思われるが,ある程度の欠陥を許容する設計・テスト手法の研究開
発も期待される.

(岩崎一彦)


---【経済指標】-----------------------------------------------------
SEAJ BBレシオ 1月度:0.35
半導体製造装置協会から転載:http://www.seaj.or.jp/
月次経過:http://www.silicontest.jp/mailmagazine/090330/fig1.htm


編集後記 -----------------------------------------------------------
日本を代表する有力企業のトップ交代が相次いでいます.旧社長の責任とも
言えないような気もしますが,...新社長の手腕と強運に期待します.
(岩崎一彦)

◇◆当サービスのご利用に当たって◆◇--------------------------------
★このメールは送信専用メール・アドレスから配信されています.
◇このままご返信いただいてもお答えできませんので下記にご連絡下さい.
★メールマガジン申込:subscribe@silicontest.jp
★メールマガジン停止:unsubscribe@silicontest.jp
★メールマガジン全般:editor@silicontest.jp
--------------------------------------------------------------------
Copyright(C) Silicon Test Technologies社,2007
掲載記事の無断転載を禁じます.
お知り合いの方への転送・紹介は自由です

			
会社概要-ACCESS-ご意見・ご要望