[2010-06-30] D&Tニュース 第38号


━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
月刊ディペンダビリティ&テスト(D&T)ニュース  2010年6月30日号
発信元 シリコン・テスト・テクノロジーズ株式会社
http://www.silicontest.jp/
━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━
テスト技術用語集 http://www.silicontest.jp/abbreviations

--- 目次 -----------------------------------------------------------
●【最新技術動向】ETS,DC,D2T
●【チュートリアル連載記事】ATE技術講座(第2回)ATE業界某氏
●【チュートリアル連載記事】ディペンダビリティ講座(第12回)福本 聡
●【編集後記】


---【最新技術動向】ETS2010 -----------------------------------------
http://ets2010.felk.cvut.cz/

2010年度のETS(European Test Symposium)は,5月24日から27日の4日間,チ
ェコ共和国のプラハで開催された.セッション18件(研究発表34件)のほか,
Embedded Tutorial2件,パネル2件,ポスター25件の構成であった.参加者
は約160名であった.3Dチップ,SoCなどのトピックでは企業と大学の共同研
究成果発表が多く見られた.

基調講演はQualcomm社のM. Campbell氏により,45nm/22nmへの微細化に伴う
テストの問題について講演があった.パラメトリック故障,テスト時電力な
どがより重要となっている.パラメトリック故障は180nm/90nmでは数%程度
であったが,45nmプロセスでは10%程度になってきているとのことである.

Embedded Tutorialの1つでは,携帯電話のSoCのテストについての技術動向
の紹介があった.研究の9割はロジックテストに注力されているが,テスト
時間の割合からすると10%程度で,Mixed-signal/RFのテスト時間が5~6割か
かっているのでぜひ研究をしてもらいたいというコメントがあった.

来年のETSは,2011年5月23-27日ノルウェイのトロンハイムにて開催される
予定である.

(徳島大学 四柳 浩之)


---【最新技術動向】DC研究会 ----------------------------------------
2010年6月25日,東京都港区の機械振興会館において,電子情報通信学会デ
ィペンダブルコンピューティング研究会が開催された.毎年6月の研究会は
設計/テスト/検証をテーマとして行われている.本年は約30名が参加し,非
同期式回路におけるスキャンパス設計,テスト容易な順序回路のクラスの拡
張,パス遅延故障のテスト容易性を考慮した高位合成,BASTにおけるパター
ンマッチング,実チップデバッグにおける観測回路の面積評価,およびデバ
ッグにおける入出力シーケンスの観測法に関する6件の発表に対して活発な
議論が行われた.

次回のDC研究会は,8/3よりSWoPPとして金沢で開催予定である.
http://www.hpcc.jp/swopp/

今後の開催予定などについて詳しくは下記を参照されたい.
http://www.ieice.org/iss/dc/jpn/

(新井 雅之)


---【最新技術動向】D2T ---------------------------------------------
http://www.vdec.u-tokyo.ac.jp/d2t/D2Tsymposium2010.html

D2Tシンポジューム2010が,2010年6月29日,東京大学VDECにて開催された.
今回は,科学技術振興機構CREST「ディペンダブルVLSIシステムの基盤技術」
領域の協力を得て開催された.

VDECのD2T寄附研究部門の活動紹介の後,下記5件の招待講演がおこなわれた.

Board-Level Fault Diagnosis Methods to Target No-Trouble-Found 
Failures
Krishnendu Chakrabarty (Duke University)

A Tool Chain for Dependable VLSI Design - A challenge to soft-error
tolerant VLSI Systems - Hiroto Yasuura (Kyushu University)

Ultra Dependable VLSI Processor Architecture
Shuichi Sakai (University of Tokyo)

Robust System Design in Scaled CMOS and Beyond
Subhasish Mitra (Stanford University)

Enabling Robust Systems through On-Line Test and Diagnosis
Shawn Blanton (Carnegie Mellon University)

更に,夕刻から,「Dependable VLSI Systems」と題するパネル討論が企画
された.参加者数は約100名であり,終日,そして夜まで熱心な討論が続い
た.

(岩崎 一彦)


---【チュートリアル連載記事】---------------------------------------
■ ATE技術講座(第2回) ■

信号伝送
-アナログ信号 (第2回)

--クロストーク軽減

オーディオ用のICでは-100dB以下のチャンネル間クロストークをテストしな
ければならない場合もあります.これは,ノイズ源が1Vrmsの場合,被測定
チャンネルに誘起される電圧は10uVrms以下でなければならないということ
です.

シングルエンド信号の例で検証してみましょう.DUTは2チャンネル(A,B)
の入力を持ち,そのクロストークを測定するものとします.チャンネル間が
キャパシタンスCで結合しており,被測定チャンネルのインピーダンスがZs
の場合,クロストーク電圧Vxは単純に分圧比で決まります.Aチャンネルの
信号電圧をVnとした場合,BチャンネルへのクロストークVxは

Vx=Vn*Zs/(1/(ω*C)+Zs)

となります.C=5pF, 信号周波数=10KHz, Zs=50Ω, Vn=1Vrmsとしたときは
Vx=16uVrmsとなり,クロストークとしては-96dBになってしまいます.これ
ではデバイススペック-100dBのクロストーク測定はできないということにな
ります.

対策は単純です.Cを小さくする,またはZsを小さくすることにより改善で
きます.Cを小さくする対策はチャンネル間の結合を減少させることですの
で,配線を離す,またはチャンネル間に静電シールドパターンを設けるなど
の方法が利用できます.Zsは通常ATEの信号源AWG(任意波形発生器)などの
出力信号インピーダンスにより決まっていますので,低いZsが選択できる機
能を持ったAWGを利用しなければなりません.

このような用途のため,Zsをゼロに設定可能なAWGもあります.ただし,低
Zsが意味を持つのはDUTとAWG間の伝送線路長の10倍以上の波長(つまり低い
周波数)を持つ信号を扱う場合のみです.高い周波数では伝送線路のインピ
ーダンスがZsとなりますので,AWG側で変更することができません.

ここまではDUTの入力がハイインピーダンスであることを仮定した対策でし
た.DUTの入力端が終端されている,または電流モードで駆動されている場
合はチャンネル間がインダクタンスLで結合されている場合も考慮しなけれ
ばなりません.この場合,Zsは変更できませんので,Lを小さくしなければ
なりません.磁界結合の場合も,配線間距離を離す対策は有効です.しかし,
磁界シールドは困難です,シールドに代わる対策として,ツイストペアのよ
うな磁界結合をキャンセルするようなレイアウトによる方法が有効です.

差動信号の場合は本質的にノイズ耐性は高くなります.しかし,差動信号配
線が不適切だと,差動バランスが崩れてしまい,クロストークが増加します.
ここで,差動バランスがとれているとはノイズ源に対して,差動信号P,Nに
対する結合Cp,CnがCp=Cnであることを意味します.ノイズ源に対して,Pの
配線が近い場合はCp>Cnとなり,差動によるノイズキャンセルは期待できな
いことになります.最悪なのは差動信号の配線長が異なる場合です.最近の
配線ツールは差動信号を指定すると自動的に差動用の配置配線を行いますの
で,差動信号ペアであることを仕様書に明記してPCB設計者に適切な情報を
伝達できるようにすべきです.

注意点としては差動信号を過度に信用しないことです.差動信号によるノイ
ズ低減は20dB程度としたほうが適切です.


--DUTの影響軽減(キックバックなど)

スイッチト・キャパシタや,サンプル・アンド・ホールド回路がDUTの入力
端子に直接接続されているDUTの場合には駆動する回路に注意が必要です.
このようなスイッチとキャパシタを組み合わせた回路ではキャパシタを急速
に充放電するため,瞬間的に大きな電流が流れます.

DUTを駆動する回路はこの電流を供給しなければなりません,その駆動回路
の設計が不適切だと,低い周波数に歪み成分が観測されてしまいます.この
歪みはDUTを取り外して駆動回路出力を観測しても現れませんので,分かり
にくいトラブルの一つです.

この問題の対策の一つはDUTメーカーが推奨する駆動用AMPをDUT直近PB(パ
フォーマンスボード)上に設置することです.PB上の部品点数は増加します
が,テスト・スペックに最高性能が要求される場合はベストな方法です.

もっと簡易な方法としては,駆動回路とDUTの間にRCのローパスフィルタ(C
をDUT入力に並列接続)を入れることです.伝送帯域は減少しますが,フィ
ルタのCが瞬時電流を供給し,Rが駆動回路への影響を軽減するため,歪みの
発生を減らせます.ただし,信号帯域へは影響を与えないような設計配慮は
必要です.


--ノイズ軽減(フィルタなど)

ATEの各測定モジュールは十分低ノイズに設計されていますが,超高感度な
信号を扱うSoCにたいしては特別な対策が必要になります.

たとえば基準電源端子に供給する電源として汎用のデバイス用電源しか利用
できない場合はその電源ノイズをなんとかして低減しなければならないこと
があります.基準電源端子がハイインピーダンスの場合は単にRCローパスフ
ィルタを電源と基準電源端子に設置すれば高い周波数のノイズは低減できま
す.代表的なノイズはスイッチング電源などからの数十KHz以上のノイズで
すから,1ms程度のセットリング時間が許容されるのであれば適切な方法で
す.

しかし,基準電源端子が低インピーダンスの場合は一定の電流を流す必要が
あり,フィルタの抵抗による電圧ドロップが設定電圧の誤差となってしまい
ます.RCではなく,LCフィルタにすればこの問題は軽減されますが,やはり
抵抗分による誤差は発生します.

基本的にはこの対策は簡単です.基準電源端子に電源のセンス端子を接続す
ることにより電圧ドロップは補正されます(ドロップが0.6V以下の場合).
注意しなければならないのはセンス端子にもノイズが存在するため,センス
側にもフィルタを設けなければならないということです.また,電源のフィ
ードバックループ内にフィルタが入ることになりますので,フィルタ定数の
選び方によっては電源が不安定になる可能性もあります.電源が発振すると
DUTにダメージを与える可能性があるため,残念ながらこの方法は推奨でき
ません.ATEベンダーに相談することをお勧めします.

AWG,SG(Signal Generator)など信号源の帯域外ノイズ.信号源はその設
計帯域では仕様どおりのノイズフロアを持っています.しかし,まれに帯域
外は保障されていない場合があります.たとえば,100KHz以下の信号を扱う
AWGにおいて,100KHz以下のノイズフロアは数十nV√Hzと管理されているの
に,1MHz,1mVrmsのノイズが隠れていたというようなことがあります.こ
の程度のノイズはタイムドメイン波形では確認困難なため,余計なデバッグ
時間の増加を招くかもしれません.不可解な測定ばらつきがある場合は一度,
広帯域の周波数ドメインで確認しておくとよいでしょう.

(ATE業界某氏)


---【チュートリアル連載記事】---------------------------------------
■ ディペンダビリティ講座(第 12 回) ■

前回は,線形符号の例として単一誤り訂正・二重誤り検出符号(SEC-DED ハ
ミング符号)を取り上げ,誤り検出・訂正と最小距離の関係について述べま
した.それでは,そうした線形符号というものはどのように決定されるので
しょうか.今回は,線形符号の設計方法について説明します.

はじめに,再び前回の符号長 7 の SEC-DED ハミング符号を考えます.符号
語は,

v_0 = 0000000
v_1 = 1110100
v_2 = 0111010
v_3 = 0011101
v_4 = 1001110
v_5 = 0100111
v_6 = 1010011
v_7 = 1101001

の八つであり,各符号語の情報ビット数が 3 ビットであることは前回述べ
たとおりです.いま仮に,符号語の上位 3 ビットが転送すべき基のデータ
であり,下位の 4 ビットがそれに付加された検査ビットであると考えまし
ょう.すなわち000, 001, 010, 011, 100, 101, 110, 111 の八つの情報ビ
ット系列にそれぞれ対応する検査ビットが付加されているとします.ここで,
この情報ビット系列がベクトル空間を構成していると見れば,任意のビット
系列に対応するベクトルは基底ベクトルと呼ばれる三つのベクトルの線形結
合によって表現できます.基底ベクトルの選び方は一意ではありませんが,
最も簡単なのは 100, 010, 001 の三つでしょう.この三つのベクトルは線
形独立であり,一つのベクトルを他の二つのベクトルを用いて表すことがで
きません.一方,残り四つのベクトルは,この三つの基底ベクトルの内の二
つ以上の和(排他的論理和)で表すことができます.例えば,ベクトル 
101 は (100) XOR(001) で得られます.

さて,この三つのベクトル 100, 010, 001 に対応する符号語は,上記から,

v_4 = 1001110
v_5 = 0100111
v_3 = 0011101

の三つです.実は,任意の情報ビット系列が 100, 010, 001 で表せるのと
同様に,符号語 v_4, v_5, v_3 以外の符号語は,すべてこの三つの符号語
の和として表すことができます.“二つの符号語の和がまた別の符号語にな
っている”という線形符号の定義を思い出してください.例えば,情報ビッ
ト系列 101 に対応する符号語 v_6 は v_4 と v_3 の和

(1001110) XOR (0011101) = (1010011)

としてただちに得られます.このような性質は,符号語がベクトル空間を構
成していると見たとき,各符号語が線形独立な基底ベクトル v_4, v_5, v_3
の線形結合によって表されると考えることができるため,“基底ベクトル
v_4, v_5, v_3 が符号ベクトル空間を張る”表現されます.

以上のことから,そもそも符号の生成段階で,個々の符号語を具体的に決定
するには,その基になる符号ベクトル空間の基底ベクトルが定まれば良いこ
とが解ります.そこで,上記の三つの基底ベクトルを縦に並べてみると

1 0 0
0 1 0
0 0 1
1 0 1
1 1 1
1 1 0
0 1 1

という 7 × 3 行列が得られます.これを行列 M とし,情報ビット系列の 
3ビットベクトルを x =[x_1, x_2, x_3] とすれば,対応する符号語のベク
トル y = [x_1, x_2, x_3, x_4, x_5, x_6, x_7] は,

y^T = M x^T

で生成されます.ただし,・^T はベクトルの転置を意味します.このよう
な関係から,この基底ベクトルを並べてできる行列 M は符号の生成行列と
呼ばれます.つまり言い換えれば,符号を決定するにはこの生成行列を決定
すれば良いことになります.さらに,行列 M の上側 3 × 3 の部分は対角
要素だけが 1 で他の要素が 0 の単位行列ですから,実質的には行列 M の
下側 4× 3 の部分

1 0 1
1 1 1
1 1 0
0 1 1

を決定すれば良いことが解ります.この部分の行列を P と呼ぶことにしま
す.

行列 P は,与えられた符号長と検査ビット数の制約下で,その線形符号の
能力を決定する情報を司ることになります.P の構造をどのように決めるか
で,符号の誤り検出・訂正能力に関する諸特性が決まると言ってもよいでし
ょう.それらの諸特性のうちで,最も重要なもののひとつが最小距離です.
線形符号では,符号のすべての符号語が与えられていれば,符号語のハミン
グ重みの 0 を除く最小値が最小距離になるため,非線形符号よりも最小距
離の見積もりは容易であることは既に述べました.しかし,具体的な符号語
が決まらない段階,すなわち符号の設計段階で最小距離を知るのは簡単では
ありません.所望の誤り検出・訂正能力を確保するように,あらかじめ最小
距離を設定するには P 行列をどのように構成すればよいのでしょうか.

その手掛かりは,線形符号を決定するもう一つの行列にあります.それは検
査行列 H と呼ばれ,やはり P 行列を主要部分として持ちます.具体的には,
P 行列の右側に P 行列の行数と同じサイズの単位行列を付加することで構
成されます.つまり,P 行列が決まれば H 行列は一意に決まり,その逆も
しかりです.まずは,H 行列の機能について見ておきます.上記の 
SEC-DED ハミング符号では,検査行列 H は

1 0 1 1 0 0 0
1 1 1 0 1 0 0
1 1 0 0 0 1 0
0 1 1 0 0 0 1

となります.検査行列を用いれば,実は,前回示したような受信語と各符号
語とのハミング距離の計算をすることなく,誤りの検出・訂正が可能になる
のです.送信される符号語を y = [x_1, x_2, x_3, x_4, x_5, x_6, x_7] 
とすると,必ず

H y^T = [0 0 0 0]^T

が成り立ちます.受信語 r = [r_1, r_2, r_3, r_4, r_5, r_6, r_7] がも
し符号語でなければ,H r^T は 0 ベクトル [0 0 0 0]^T とは異なるベクト
ルになります.そのベクトル成分のパターンによって誤りの検出や誤りの特
定ができるため,算出されたベクトルをシンドローム(syndrome)といいます.
受信語 r が符号語とは異なる場合は,送信された符号語 y に,誤りパター
ンベクトル e = [e_1, e_2, e_3, e_4, e_5, e_6, e_7] が加算(mod 2 に
よる加法)されたと考えます.すなわち,

r = y XOR e

です.ただし,誤りパターンベクトルは,誤り位置を 1 それ以外の位置を 
0で表します.これらから

H r^T = H [y XOR e]^T = H y^T XOR H e^T = H e^T

となるため,シンドロームは誤りパターンベクトルと検査行列だけで一意に
決まることになります.

SEC-DED ハミング符号の例では,P は最小距離が 4 になるように設定され
ていますから,単一誤りについては誤りの位置が特定できるはずです.例え
ば,誤りパターンが

e = [0, 0, 1, 0, 0, 0, 0]

で,3 ビット目に誤りがある場合には,シンドロームは

H e^T = [1 1 0 1]^T

すなわち H 行列の 3 列目のベクトルとなって現れます.この対応関係で,
誤り位置を特定可能です.また,二重誤りについては,シンドロームから誤
りの検出はできるはずです.例えば,誤りパターンが e = [0, 0, 1, 0, 
0, 1, 0] で,3 ビット目と 6 ビット目に誤りがある場合には,シンドロー
ムは

H e^T = [1 1 0 1]^T XOR [0 0 1 0]^T = [1 1 1 1]^T

となります.これは 0 ベクトルでもなく,H 行列のどの列ベクトルとも等
しくありません.このことは二つの誤りが発生したことを意味していると考
え,二重誤りを認識します.

さて,以上のような検査行列 H の役割から類推して,H 行列は次のような
性質を満たしている必要があると判ります.

・どの列ベクトルも 0 ベクトルではなく,どの二つの列ベクトルも同じで
はない.
・最小距離 d によって保障される,検出・訂正可能な誤りパターンに対応
したシンドロームを生成できるような列ベクトルの構成をとっている.

このような性質を満たす H 行列を決定することが,最小距離 d の線形符号
を作る P 行列を決定することに他なりません.しかし,そのための直接的
な方法はなく,P 行列を構成する列ベクトルを選択しながら最小距離 d を
評価していくことになります.そのときに極めて有効なのが,線形代数の性
質から導かれる次の定理です.

・H 行列のどの d-1 列も線形独立で,d 個の列で線形従属なものが存在す
るとき,最小距離は d である(証明略).

SEC-DED ハミング符号の例では,H 行列のどの 3 列も線形独立であること
が,例えば,それらの 3 列をならべた行列の階数(rank)を計算することか
ら判ります.そして,H 行列の 1 列目は 4 列目と 5 列目と 6 列目の和に
よって表されるので,この 4 列は線形従属です.上記の定理から,確かに
この符号の最小距離が 4 であることと一致しています.

<以下,次回に続く>
(福本 聡)


---【経済指標】-----------------------------------------------------
SEAJ BBレシオ 5月度:1.13
半導体製造装置協会から転載:http://www.seaj.or.jp/
月次経過:http://www.silicontest.jp/bbratio.htm


編集後記 -----------------------------------------------------------
本格的に梅雨に入り,傘が手放せない季節になってきましたが,いきなり折
りたたみ傘を電車に忘れるという失態もあり,コンビニのビニール傘が増え
る一方です.皆様も忘れものにはご注意を!!
(市野 憲一)

◇◆当サービスのご利用に当たって◆◇--------------------------------
★このメールは送信専用メール・アドレスから配信されています.
◇このままご返信いただいてもお答えできませんので下記にご連絡下さい.
★メールマガジン申込:subscribe@silicontest.jp
★メールマガジン停止:unsubscribe@silicontest.jp
★メールマガジン送付先変更:changeaddress@silicontest.jp
★メールマガジン全般:editor@silicontest.jp
--------------------------------------------------------------------
Copyright(C) Silicon Test Technologies社,2010
掲載記事の無断転載を禁じます.
お知り合いの方への転送・紹介は自由です.

			
会社概要-ACCESS-ご意見・ご要望